Objectif

Le but est de réaliser un montage qui fourni 4 entrées/sorties digitales isolées du bus SPI qui permet de les commander. La masse commune à ces 4 ports est totalement isolée galvaniquement de la partie contrôle. Les ports sont compatibles TTL mais acceptent des tensions d'entrées jusqu'à 30V. En sortie, ils doivent avoir une résistance de pull-up pour pouvoir être compatible TTL. Chaque port est protégé contre les inversions de polarités, les surtension et les courts-circuits.

Chaque port peut être piloté individuellement:

• En entrée:
  • Considéré comme niveau haut pour toute tension ≥2V
  • Considéré comme niveau bas pour toute tension ≤0,8V
• En sortie:
  • Le niveau haut correspond à un niveau haute impédance
  • Le niveau bas correspond à une tension ≤0,4V

Première tentative

Une première tentative correspond à ce schéma :

Ce schéma est répété 4 fois (1 fois par port d'entrée/sortie).

La diode TVS unidirectionnelle et le polyswitch (PTC) protègent contre les surtensions (>30V) et l'inversion de polarité.

Le J112 (N-Channel JFET) et la résistance de 270Ω permettent de limiter le courant à 4,5mA. Les opto-coupleur PC8x7 sont capables de supporter un courant maximum absolu de 50mA, mais il est conseillé de ne pas dépasser 20mA.

Port configuré en entrée

Lorsque ce port est configuré en entrée, l'opto-coupleur du haut est passant. Celui du bas devient passant pour toute tension à partir de 2V dans le pire des cas selon les datasheets. Côté tension, l'entrée est bien compatible TTL, par contre elle ne l'est pas du tout d'un point de vue intensité car les portes logiques TTL peuvent absorber quelques milliampères mais ne sont capables de fournir que quelques microampères de courant en sortie. 

Port configuré en sortie

Lorsque ce port est configuré en sortie, c'est l'optocoupleur du haut qui pilote la sortie. En cas de niveau haut, celui-ci n'est pas passant. On a donc bien une sortie haute impédance. En cas de niveau bas, l'optocoupleur du haut est passant. Par contre si on alimente le port via une résistance de pull-up de 10kΩ, la tension de sortie reste à 1,2V ce qui est hors spécification des niveaux TTL.

Ce schéma n'est donc pas conforme aux spécifications. Je dois revoir ma copie. 

Les niveaux logiques TTL

Pour rappel, les niveaux standards TTL (5V) sont les suivants :

• Pour les entrées :
  • Le signal est considéré au niveau bas si la tension est ≤0,8V
  • Le signal est considéré au niveau haut si la tension est ≥2V
  • Le signal est à un niveau logique non défini (donc ne pas utiliser cette plage) s'il se trouve entre ces deux valeurs
• Pour les sorties :
  • Le signal bas doit avoir une tension ≤0,4V
  • Le signal haut doit avoir une tension ≥2,7V
  • Un signal de sortie ayant une tension entre ces deux valeurs est non défini est peut être mal interprété par les portes logiques qui y seraient connectées